Оптимизация
Отладка, анализ и оптимизация цифровых СБИС на вентильном уровне
О продукте
Оптимизация схем после синтеза, сокращение площади и улучшение временных характеристик
-
Кому будет полезен продукт
- Инженерам по синтезу, DFT
- Разработчикам ASIC
-
Описание
Инструмент оптимизации позволяет анализировать характеристики (быстродействие, мощность, площадь) и оптимизировать работу цифровых интегральных схем, а также быстро выявлять ошибки: некорректные подключения элементов схемы или нарушения требований к быстродействию. Это обеспечивает более быструю, эффективную и надёжную работу
Разрабатываемое ПО способно визуализировать результаты и преобразовывать загружаемый проект, улучшая показатели энергопотребления, быстродействия и площади готовой интегральной схемы
-
Ключевые преимущества
- Оптимизация логики
- Анализ помехоустойчивости и пикового тока
- Ускорение временного анализа
-
Доступ к продукту
Продукт находится в разработке и будет доступен для пробного тестирования с января 2026 года
Технические характеристики
| 01 | Графическая среда для вентильного представления СБИС большого объема с поддержкой иерархического представления проекта |
| 02 | Ресинтез, инкрементного синтеза и оптимизации схемы на вентильном уровне |
| 03 | Интервальный временной анализ |
| 04 | Анализ помехоустойчивости |
| 05 | Совместимость по форматам с коммерческими инструментами (Genus/DC) и открытым маршрутом OpenROAD/OpenLane |
| 06 | Поддержка блоков с размером порядка 1 млн вентилей |
| 07 | Сокращение количества элементов схемы на 10-15% |
| 08 | Сокращение анализируемых ложных временных путей на 5-10% по сравнению с открытым маршрутом |
| 09 | Точность анализа пикового тока аналогична результатам коммерческих инструментов логического синтеза |
Напишите нам, если хотите узнать подробнее о наших услугах