Синтезатор
Инструментарий для ускоренного высокоуровневого синтеза СФ-блоков
О продукте
Генерация аппаратных блоков обработки изображений на основе высокоуровневого описания на Python
-
Кому будет полезен продукт
- Разработчикам цифровой обработки сигналов (DSP)
- Специалистам по машинному зрению
-
Описание
Предназначен для разработки на Python типовых укрупненных блоков (IP- или СФ-блоки) интегральных схем для многократного переиспользования при проектировании
Данный инструментарий предназначен для разработки СФ-блоков для задач компьютерного зрения, машинного обучения и робототехники и потоковой обработки видеоизображений
Инструмент позволяет описывать алгоритмы на Python для разработчиков, не имеющих опыт проектирования на HDL, и автоматически генерировать его из кода на Python
-
Ключевые преимущества
- Гибкость в описании блоков
- Широкий набор встроенных библиотек функциональных блоков
-
Доступ к продукту
Продукт находится в разработке. Для пробного тестирования вы можете:
- Отправить запрос с помощью электронной формы
- Связаться с нами по телефону +7 (495) 276-00-93
- Написать на e-mail: sale@istc-miet.ru
Технические характеристики
| 01 | Модуль САПР для автоматического синтеза RTL-кода из Python описания |
| 02 | Поддержка СФ-блоков обработки видеосигналов, изображений и пространственно-временных сигналов для GPU, DPU, NPU, TPU, ISP |
| 03 | Domain-Specific Language (DSL, предметно-специфицированный язык) с библиотекой базисных функций обработки изображений и оптимизацией ширин мантисс/экспонент |
| 04 | Инструмент преобразования кода на DSL в синтезируемый Verilog с поддержкой отладки в среде разработки на Python |
| 05 | Библиотека конфигурируемой флекс-флоат арифметики с ширинами мантисс (1-24 бит) и экспонент (0-7 бит) |
| 06 | Поддержка функциональной верификации на основе генерации бит-точных моделей на C/C++ |
| 07 | Возможность расширения библиотеки базисных функций и арифметических компонент |
Напишите нам, если хотите узнать подробнее о наших услугах