Сервис разработки IP-блоков
Отечественный сервис проектирования специализированных сложно-функциональных блоков
О продукте
Создание специализированных soft IP-блоков для ваших FPGA/ASIC проектов, для решения задач в области обработки видеосигналов, изображений, систем машинного зрения и т.п.
-
Кому будет полезен
- Российским дизайн-центрам, специализирующимся на ASIC/FPGA проектах в области компьютерного зрения, робототехники, криптографии, IoT и автономных систем, разработки специализированных процессоров и аппаратных ускорителей
-
Описание
Используем собственные методы генерации синтезируемых описаний СФ-блоков, адаптированные под требования конкретного заказчика
Решения оптимизированы для работы с российскими САПР и обеспечивают полный цикл разработки: от высокоуровневого описания на Python или C++ до готового синтезируемого и верифицированного кода на Verilog
Инструменты генерации включают в себя ряд инструментов для верификации
-
Ключевые преимущества
- Собственные методы генерации синтезируемых описаний СФ-блоков
- Адаптация под требования конкретного заказчика
- Оптимизация для работы с российскими САПР
- Полный цикл разработки: от описания на Python или C++ до верифицированного кода на Verilog
- Апробация на технологическом сервисе MPW (Multi-Project Wafer)
-
Доступ к сервису
Для заказа вы можете:
- Отправить запрос с помощью электронной формы
- Связаться с нами по телефону +7 (495) 276-00-93
- Написать на e-mail: sale@istc-miet.ru
Особенности
| 01 | Создание специализированных soft IP-блоков для решения задач в области обработки видеосигналов, изображений, систем машинного зрения |
| 02 | Создание специализированных soft IP-блоков для проектирования систем на кристалле: специализированные процессорные ядра на архитектуре RISC-V, NPU, интерконнекты и NoC, контроллеры интерфейсов |
Напишите нам, если хотите узнать подробнее о наших услугах